前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇易經入門書范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。

易經入門書范文第1篇

1、引言

數字系統重點是考察信號高于或低于某一門限電平值，以及這些數字信號與系統時間之間的相對關系。六十年代后期，數據域分析的概念逐步形成。針對數據域的分析測試問題，電子測量開拓了一個新的領域一數據域測試。典型的數據域測試儀器：邏輯分析儀，如圖1所示。

2、高速信號探測

在過去幾十年中，數字設計人員一直把邏輯分析儀作為系統檢驗的主要工具。近年來，隨著時鐘速率的加快，迫使設計人員不得不考慮系統所有部分的信號完整性，包括測試能力。

邏輯分析儀探頭已不再象以往那樣任意連接到系統上，就能夠保證成功，而是必須考察探頭位置、負荷及與傳輸線的鄰近程度等因素。本文考察了在探測高速數字系統時設計人員遇到的部分常見問題和探頭的負荷模型以及探測位置的影響。

(1)邏輯分析儀探頭的負荷模型

任何類型探頭的目標都是盡可能對系統提供最小的電負荷。如果探頭對系統性能的影響太大，那么探頭將不能幫助設計人員檢驗系統，因為故障原因可能完全是由探頭引起的。隔離故障對有效檢驗故障非常重要，因此，設計人員必須能夠預測探頭對系統的影響，而不管其是可以忽略不計，還是占主導地位。

預測被探測系統性能的最精確方式是在系統模擬中包括一個探頭負荷模型。模擬不僅提供了最精確的探頭影響模型，而且提供了一種方式，可以改變變量，監測每個變量的影響。這些變量包括探頭在傳輸線上的位置和／或從傳輸線到探針的探頭短線長度。一般來說，邏輯分析儀的探頭負荷模型如圖2所示。

在較低頻率上，電阻器會主導探頭阻抗，此時對目標的影響最小。這是因為探頭阻抗一般在100kΩ，而目標一般在50―75Ω。兩個阻抗并聯，會產生最接近目標的阻抗。常見探頭在頻率提高時，探頭開始引入電容，其阻抗開始滾降。一旦阻抗達到目標阻抗的數量級上，來自探頭的反射會成為重要問題。由廣州致遠電子有限公司研制的LA―Probe―E(如圖3所示)測量線具有極小的探頭負載效應。獨特的探頭結構設計使得200MHz的數字信號(模擬帶寬大約為1GHz)時還具有550Ω業界同類型測量線最大的輸入阻抗，遠大于目標輸出阻抗，對被測系統幾乎沒有影響，確保測量的正確性。LA-Probe-E測量線輸入阻抗――頻率特性曲線如圖4所示。

此外，在超高頻率上，探頭會引入電感，阻抗將提高。探頭負荷的電容和電感會形成諧振。邏輯分析儀探頭的目標是盡可能提高諧振的頻率。LA―Probe―E測量線的諧振頻率遠大于1GHz，使得LA―Probe―E測量線不會影響被測系統。

(2)探測位置的影響

由于探頭是電路的一部分，而電路也是探頭的一部分，因此可以預測兩個感興趣的點的影響(即接收機和探針)。探頭的影響中一個主要變量是其在目標傳輸線上的位置。通過其在傳輸線上的相對位置，可以確定探頭導致的反射。反射影響的嚴重程度取決于目標系統(即軌跡長度、端接方案、電壓余量等)。圖5是一個標準傳輸線系統，其中列明了連接邏輯分析儀探頭的最常用位置。

1　負荷端接系統

在負荷端接系統中，負荷端接電阻器僅用于傳輸線設計中，引入的反射被吸收到接收機上的端接電阻器。如果這些反射、入射波或后續波同時到達，它們本身會表現為上升時間劣化或碼間干擾(ISI)。在把邏輯分析儀探頭連接到系統上時，探頭將表現為電容不連續點。把探頭插入這類系統中的最佳位置是信號源。首先，探頭反射會即時發生在驅動裝置上，然后這種反射會再次反射離開低阻抗驅動裝置，并與入射波一起沿著傳輸線傳送。這樣收到的波形會經歷上升時間劣化，但二次反射最小。其次，為降低電容負荷對系統的影響，探頭形成的RC時間常數應盡可能低。雖然探頭的電容不可改變，但時間常數的電阻／阻抗取決于探頭的位置，時間常數的電阻／阻抗是低阻抗驅動裝置與傳輸線阻抗的并聯組合。這種組合在系統中產生了最低的電阻／阻抗，通過在信號源插入探頭，將會產生最低的RC時間常數。

2　源端接系統

在源端接系統中，僅使用圖5中的源端子。入射波在源端按電阻和傳輸線阻抗之間進行幅度劃分：半幅度波傳到接收機上，在這里，被正反射，這種反射與入射波疊加在一起，產生驅動裝置的原始幅度。同時反射通過反向傳導會傳回驅動裝置，然后被吸收到源端接電阻器中。源端子采用相應的結構，使得在除接收機之外的傳輸線任何位置上，觀察到的波形都呈現出階梯形，如圖6所示。

通過把其與用戶定義的門限電壓(通常以電壓擺幅為中心)進行比較，邏輯分析儀確定被探測的信號是‘1’還是‘0’。這意味著如果邏輯分析儀探頭位于直接接收機之外的任何地方，都將觀察到這種階梯狀波形。在波形位于擺幅中問的時長內，邏輯分析儀將不能確定邏輯電平。這直接影響著分析儀的定時性能。因此對源端接系統，邏輯分析儀探頭的位置應盡可能接近接收機。

3　雙端接系統

在雙端接系統中，傳輸線中同時使用源電阻器和端接電阻器。由于源端接電阻器和負荷端接電阻器形成的電阻分路器，只有一半的原始信號會到達接收機。邏輯分析儀探頭一般會放在這類系統上任何地方，主要考慮因素是探頭的RC時間常數。但是。在系統的任何位置上，電阻／阻抗將是線路特性阻抗的1／2。由于在探針上只能觀察到一半的原始電壓電平，因此設計人員必須保證滿足邏輯分析儀的最小電壓擺幅規范。

(3)短線探測

探針和目標信號之間敷設的軌跡長度稱為短線。短線探測是指探針不能直接放在目標的傳輸線上。短線可以由PCB軌跡、導線或連接器引線組成。由于PCB上的布局限制，很難避免短線探測。問題是探針離傳輸線的距離必須有多近，同時仍能在系統和邏輯分析儀中實現可以接受的性能。

在談論傳輸線時使用的經驗法則也適用于邏輯分析儀短線。經驗法則取決于系統上升時間，對邏輯分析儀，建議短線的電長度不超過系統上升時間的20％。比如說，取Tr=Ins，常規FR4基板材料的PCB表層Er≈4，則短線長度不能超過L=1×10-9×20％×3×108根號下4=3cm。在短線長度提高時，電容會大幅度提高，在某一點上，電容會超過探頭的總電容，此時“短線”已經具有傳輸線效應，不能正確探測系統了。