接口電路
前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇接口電路范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。
接口電路范文第1篇
液晶電視屏接口電路主要由兩個部分組成：一是時序控制接口電路(Timing Control InterfaceCircuit，簡稱TCON)，主要是傳送數字視頻的LVDS(Low VoltageDifferential Signaling，低電壓差分信號)信號以及提供液晶屏時序控制電路(TCON)所需的電源；另一個是背光接口電路(Backlight Interface Circuit)，主要是提供背光源的供電以及背光燈的開關控制和亮度控制。圖1所示為液晶電視屏接口電路的系統框圖。
時序控制接口電路設計
1 LVDS接口電路設計
目前LVDS接口主要有兩種分類方式。一是按照單位時鐘內傳送的像素數量，可分為單通道、雙通道和四通道三種。二是按照傳輸的像素位數，可分為8位和10位兩種。目前上市的主流液晶電視屏的LVDS接口主要有以下幾種：8位單通道、8位雙通道和10位四通道。
8位單通道接口
8位是指傳送的LVDS信號包含彩色的色深為8位，一共能呈現23+8=16.7M的色彩。單通道是指在單位時鐘內只傳送一個完整像素數據。如圖2所示，在DE(Data Enable，數據使能)信號為高電平時，單位時鐘區間內只傳送了一個像素。在8位單通道設計中，LVDS接口需要四個數據通道(四組數據差分對)和一個時鐘通道(一組時鐘差分對)來傳送信號。
8位單通道設計通常用于分辨率為i366×768的液晶電視屏，它的參考時序表如表1所示。通過表1可以計算出LVDS時鐘頻率的典型值：
flvds=行總周期×場總周期×場頻=1648×810×60=80MHz
在設計中要注意LVDS的工作時鐘頻率一定要在其典型值附近，以保證LVDS數據傳送的正確性。
8位雙通道接口
8位雙通道設計通常用于分辨率為1920×1080的液晶電視屏。雙通道是指在單位時鐘內同時傳送兩個像素：奇像素和偶像素，如圖3所示。
在8位雙通道的設計中，每個通道都由四個數據通道(四組數據差分對)和一個時鐘通道(一組時鐘差分對)組成。如果分辨率為1920×1080的液晶電視屏采用8位單通道的設計，LVDS的工作時鐘頻率大約為150MHz，超過大多數LVDS發射器的工作頻率，因此1080p的8位液晶電視屏采用雙通道設計，這樣LVDS的工作時鐘頻率只要75MHz即可(150MHz/2=75MHz)。
10位四通道接口
隨著HDMI的深入應用，DeepColor深色技術漸漸成為液晶電視領域的重要應用，彩深也從8位向10位、12位甚至16位方向發展，因此10位色深的液晶電視屏也開始進入消費市場。10位的LVDS信號包含彩色的色深為10位，一共能呈現23+10=10.7億種色彩，能夠讓消費者在液晶電視屏上欣賞前所未見的生動真實的色彩。10位色深消除了屏幕色帶，實現了彩調之間的平滑過渡和細微的色階變化，呈現更加細致逼真的畫面。尤其在低亮度下，能支持更大的畫面對比度，能夠呈現黑白顏色之間更多倍數的灰度陰影，實現更佳的色彩補償。四通道是指單位時鐘內同時傳送四個像素，如圖4所示。10位四通道設計主要用于寬色域的1080D高清液晶電視屏。
2 TCON電源控制電路設計
為了滿足液晶電視屏的上下電時序要求，TCON的供電需要加控制開關，通常我們選用PMOS作為TCON電源控制開關，共特點導通電阻小，導通電流大，封裝小。
PMOS參數選擇
TCON的供電電壓一般分為3.3V、5V和12V三種，工作電流大小一般在3A以內。因此，設計師在選用PMOS時需注意以下參數：
(1)漏極(Drain)與源極(Source)之間的最大壓差|Vds|max
我們要求Vds的絕對值必須大于TCON的供電電壓。例如，當TCON供電為3.3～5V時，可以選用|Vds|max=12V的PMOS；當TCON供電為12V時，可以選用|Vds|max=20V的PMOS。
(2)柵極(Gate)與源極(Source)之間的最大壓差|Vgs|max
設計時需要考慮|Vgs|設計值
從表2的參數中，設計師可以很容易設置該PMOS的工作點：將|Vgs|設計值設為4.5V，此時導通電阻值Rds(on)=0.055Ω，允許導通的工作電流為3.5A。
PMOS電路分析
圖5是一個典型的TCON電源控制電路，Q1為PMOS，Q2為NPN型三極管。TCON的供電電壓為12V，因此Q1需選用|Vds|max>12V的PMOS。R1和R2用于設置PMOS導通時的柵極電壓值，以使|Vgs|設計值工作在PMOS推薦的工作點。電容C2連接PMOS的柵極和漏極，用于限制PMOS瞬間導通時的沖擊電流，防止沖擊電流過大造成TCON系統工作不正常。TCON_CTL是系統控制PMOS開關的控制信號，當TCON_CTL為高電平，晶體管Q2導通，Q2的集電極為低電平，此時12V電壓通過電阻R1和R2的分壓來設置Q1的柵極電壓，使|Vgs|設計值工作在PMOS推薦的工作點，Q1導通；當TCON_CTL為低電平，晶體管Q2截止，Q1的柵極電壓為12V，此時|Vgs|=OV
背光接口電路設計
背光接口電路包括背光板供電電路和背光控制電路，它是液晶電視屏背光燈工作的重要支撐。
1 背光板供電電路設計
背光板供電電路主要是提供背光燈工作的直流輸入電壓，通常小尺寸液晶屏背光板直流輸入電壓為12V，大尺寸液晶屏背光板直流輸入電壓為24V。背光板電路通常稱為逆變器(Inverter)，它將輸入的直流電壓轉換成交流的高電壓，以點亮背光燈。逆變器電路產生的交流高電壓可達到上千伏，頻率為40～80kHz，但電流很小，只有幾毫安。可以說，液晶電視最耗電的部分就是背光板供電電路，它大約占整個液晶電視功耗的70％～80％，因此背光供電電路的節能 設計成為目前的熱點設計。目前背光電路設計主要有三種電路架構：全橋架構、半橋架構和推挽架構。這三者特點及適用范圍如表3所示。
2 背光控制電路設計
背光控制電路主要是背光燈的開關控制和亮度控制。
背光燈的開關控制設計
背光燈的開關控制設計主要是考慮控制起作用的時機。如圖6所示，在TCON上電過程中，背光燈控制信號電壓要求為低電平，否則液晶電視屏會顯示雜亂的圖像。等到LVDS信號開始傳送好的圖像時，再開啟背光控制，將其電壓置為高電平，此時正確的畫面就顯示在液晶電視屏上。當液晶電視需要待機時，應該先關閉背光控制，將其電壓置為低電平，接著將LVDS信號關閉，最后將TCON電源關閉。只有按照圖6所示的信號時序，才能保證液晶電視屏在上電和待機時不會顯示雜亂的圖像。
背光燈的亮度控制設計
目前背光燈的亮度控制設計主要有兩種：一種是PWM波控制；另一種是直流電平控制。
PWM波控制是利用PWM波的占空比大小來決定背光燈的亮度，當PWM波占空比大時，背光燈變亮，當PWM波占空比小時，背光燈變暗，如圖7所示。當占空比為100％時，背光燈達到最亮，當占空比為0％時，背光燈最暗。目前液晶電視常常提到動態背光燈控制技術，其根本就是利用PWM波的占空比來控制背光燈的亮度，而調整背光燈亮度的依據一般有兩種方式：環境亮度和動態畫面亮度。例如，當環境光線較亮時，可以提高背光燈亮度以提升畫面透亮度；當環境光線較暗時，可以適當降低背光燈亮度以使畫面亮度適應人眼觀賞。
直流電平控制就是直接利用直流電壓值控制背光燈的亮度，當直流電壓值變大，背光燈亮度就變亮；直流電壓值變小，背光燈亮度就變暗。實際上，直流電平控制的實質也是將直流電平轉換成PWM波來控制背光燈的亮度。
接口電路范文第2篇
關鍵詞：地鐵；出入段；接口
中圖分類號：U231+.3文獻標識碼： A 文章編號：
引言
列車出入段的作業與信號系統的轉換軌道設計方案有著密切關系。本文首先針對深圳地鐵蛇口線車輛段轉換軌信號設備的現狀做了介紹，然后針對現狀詳細分析了列車的出入車輛段作業過程，這對其他地鐵的建設也具有一定的借鑒意義。
1、深圳地鐵蛇口線車輛段出入段線的特點及功能
深圳地鐵蛇口線是特區內的第二條橫貫東西的軌道客運通道。蛇口線信號系統正線采用的是卡斯柯信號公司研制的iLOCK計算機聯鎖系統，負責正線所有信號設備的聯鎖功能。蛇口西車輛段和后海停車場使用的是北京交大微聯公司提供的EI32-JD型計算機聯鎖系統，負責車輛段內所有信號設備的聯鎖功能。在深圳地鐵后海停車場出入段線，這兩種聯鎖設備能根據運營要求通過以敵對照查聯鎖關系為基礎的接口電路設計實現正線與停車場接口功能，保證正線與停車場間的作業安全。
1.1 蛇口線線路情況及主要參數
蛇口線分首通段和東延段。首通段起于赤灣站終至世界之窗站，約15.51km，蛇口西車輛段與終點站赤灣站接軌；東延段自世界之窗站開始向東北方向延伸，經南山區、福田區、羅湖區一直到終點新秀站，約20.65km，后海停車場設置在后海西部通道口岸西側，與首期工程的灣夏站接軌。
1.2 車輛段出入段線的信號聯鎖接口電路現狀
蛇口線采用阿爾斯通的URBALISTM系統，該系統是一套基于無線通信技術列車控制系統（CBTC）。該系統由5個子系統組成，分別為自動防護/自動駕駛（ATP/ATO）子系統、計算機聯鎖（CBI）子系統、自動監控（ATS）子系統、數據通信（DCS）子系統和維護檢測（MSS）子系統。其中CBI子系統位于各設備的集中站，主要作用是通過聯鎖運算控制道岔轉轍機、信號機等軌旁設備。
正線設置一套雙系熱冗余的2乘2取2 聯鎖系統，簡稱iLOCK，負責完成正線管轄區域的所有聯鎖功能，及與中心ZC和車載CC之間的接口和數據傳輸。iLOCK負責采集和驅動現場相關軌旁信號設備，通過安全型繼電器實現和道岔轉轍機、信號機、緊急停車按鈕等設備的安全接口。同時通過與車輛段的EI32-JD聯鎖系統接口，可以控制列車可以不停車出入非ATC區域，提高運營效率。正線聯鎖與車輛段聯鎖的接口電路是冗余的，某一方故障都不會影響系統的正常運行。
1.3 車輛段出入段線的信號接口電路的安全防護功能
蛇口線正線聯鎖系統和車輛段聯鎖系統之間的接口電路采用安全型繼電器電路。其接口內容主要為敵對照查條件、相鄰區段占用出清信息、相鄰道岔信息等。正線與車輛段間的接口原則上按“轉換軌”處的列車敵對照查關系處理，即排列出入車輛段的進路，只有滿足了正線與車輛段的相互敵對照查條件信號才能開放，當條件未滿足時已經開放的信號會關閉，從而保證了正線與停車場間的作業安全。
2、深圳地鐵蛇口線后海停車場與正線灣夏站接口的特點及功能
深圳地鐵蛇口線后海停車場距離灣夏站大約500米，需穿過東角頭的碼頭港池。出入段線的左線在灣夏站恰與右正線接軌、右線與灣夏站的返折線接軌。出入段線以10‰上坡跨右正線，不適于長時間停車。
深圳地鐵蛇口線灣夏站選用的是卡斯柯iLOCK聯鎖系統，該系統可以在不停車的情況下安全可靠的完成駕駛模式的轉換，確保運營效率，因此在設計時將轉換軌設置在后海停車場出入段線上,此時后海停車場與灣廈站接口電路的實現需要解決的主要問題是后海停車場與灣廈站權限的劃分和后海停車場出入段信號機開放時機的確定。
圖1 后海停車場出入段線示意圖
后海停車場和灣夏站之間通過繼電器接口傳遞信息，按照敵對照查的聯鎖關系來保證行車安全。進段信號機（Xr、Xc）由后海停車場的聯鎖系統控制。例如后海停車場辦理Xc出場進路時，進路鎖閉后信號開放前后海停車場聯鎖需檢查轉換軌空閑、敵對進路未建立、S20606和S20608在關閉狀態，同時將照查條件傳給灣廈站聯鎖，灣廈站收到照查信息后不再允許向轉換軌排列進路。出段信號機（S20606、S20608）及始端的進路則由灣夏站的聯鎖系統控制，然而出段的信號最終開放與否必須檢測后海停車場是否有發送并保持著通知出段的信息，后海停車場發送的信息包括相應出入段線檢查的進路照查、場內的敵對進路還沒有建立和進段的信號在關閉狀態。后海停車場出入線段的安全及聯鎖關系的檢查由灣夏站聯鎖系統控制，當條件未滿足時已經開放的信號需關閉。
3、地鐵車輛段的設計原則及特點
蛇口線正線信號系統和車輛段信號系統是兩個相對獨立的信號系統，聯鎖處理方式也不盡相同。正線iLOCK系統以無線接入點（AP）為單位，通過基于無線通信的移動閉塞來實現聯鎖關系的，而車輛段EI32-JD系統則是以軌道電路為基礎的固定閉塞來實現聯鎖關系的。車輛段出入段線信號接口電路按照敵對照查的聯鎖形式來實現正線與車輛段間的聯系，由于正線和車輛段的信號聯鎖接口電路都是冗余的，某一單方故障都不會影響系統的正常運行，確保了列車出入段的作業安全，提高了地鐵運營效率。這也是目前國內軌道交通信號系統最常采用的車輛段出入段線接口電路設計方案，對其他地鐵的建設具有一定的參考意義。
4、結語
通過后海停車場出入段線的信號聯鎖接口電路的設計原則和設計方案的分析，我們知道在確保安全的基礎上讓列車在不停車的情況下完成駕駛模式的轉換能進一步提高列車出入段的運營效率。合理的車輛段與正線信號聯鎖接口功能的實現不僅保證了列車出入段作業的安全，還提高了運營效率和減少運營成本，使車輛段和正線能夠完美的結合，最大程度上發揮出車輛段的作用。
參考文獻：
[1] 吳汶麟，等。軌道交通運行控制與管理[M].上海：同濟大學出版社，2004。
[2] GB50157-2003地鐵設計規范[S].北京：中國計劃出版社，2003。
[3] 安衛萍 地鐵信號介紹、鐵道學報
[4] 黃欣、馬騫.竹子林車輛段出入段線接口電路設計[J] ,甘肅科技， 2005。
接口電路范文第3篇
關鍵詞：電力線載波消費總線
智能家庭要求家用電器經網絡（總線）實現互聯、互操，總線協議是其精髓所在。目前，國際上占主導地位的家庭網絡標準有：美國的X10[1]、消費總線（CEBus）[2]、日本的家庭總線（HOMEBUS）[3]、歐洲的安裝總線(EIB)[4]。
消費總線使用五種類型的介質(電力線、無線、紅外、雙絞線和同軸電纜)，其中以電力線的應用最為廣泛。消費總線得到IBM、Hownywell、Microsoft、Intellon、Lucent、Philips、Siements等大公司的支持，1992年成為美國電力工業協會的標準（EIA600、EIA721）。1997年，EIA600成為美國ANSI標準；2000年6月，微軟和CEBus委員會共同宣布支持CEBus的簡單控制協議SCP。SCP是未來微中UPNP協議的子集。
1CEBus電力線物理層
鑒于家庭中電力線載波通訊的特殊性，CEBus采用價格低廉、簡單易行的線性調頻（chirp）擴頻調制技術。摒棄了傳統電力線載波通常應用的直接序列擴頻、調頻擴頻、跳時擴頻等設備復雜、價格昂貴的擴頻調制技術。
圖2通用通訊模塊的原理圖
消費總線的物理層有四種碼，分別是:“0”、“1”、“EOF”和“EOP”。均為掃頻信號，正弦信號載波，從203kHz經過19個周期線性地變為400kHz，再經過1個周期變為100kHz，然后在5個周期中變為203kHz，整個過程用時100μs，也就是1個UST(Unitsymbletime，在消費總線中用多少個UST來度量時間)。其波形如圖1所示。
chirps掃頻載波需經過放大耦合到電力線上，放大后的幅度應適中。幅度太低，給接收電路帶來困難；幅度太大，又會對電力線上的設備產生干擾。CEBus的規定如表1[5]所示。
表1不同條件下的載波幅度值
設備工作電壓最小幅值最大幅值負載范圍
～120V2.5Vpp7Vpp10Ω～2kΩ
～240V5Vpp14Vpp39Ω～8.2kΩ
表2不同條件下的設備輸入阻抗值
設備工作電壓設備輸入阻抗（在頻率20kHz～50000kHz）載波幅值
～120V>150Ω6Vpp
～240V>300Ω12Vpp
同時也規定了電器設備對信號的阻抗。如果阻抗很小，就會將信號吸收從而無法傳送國。規定如表2[5]所示。
線性調頻技術實現寬帶低功率密度傳輸，從而大大提高抗干擾性能和傳輸距離。同時，chirps具有很強的自相關性和自同步性。這種自相關決定了所有連接在網絡上的設備可以同時識別從網上任意設備發出的這種特殊波形。
2通訊模塊的設計
根據P89C51RD2和P300的芯片手冊[6][7]，設計的通用通訊模塊的原理圖如圖2所示。P89C51RD2和P300之間采用SPI接口通訊，用模擬的I2C總線和串行EEPROM通訊。這樣，中斷口、串口和有足夠的I/O口可以用于實際設備的設計。
3通訊模塊電力線接口電路的設計
從P300輸出的信號幅度小、驅動能力弱而且還有高次諧波，因此必須經過濾波和放大，然后才能通過耦合電路將信號調制到電力線上。耦合電路將高壓和低壓隔離開，防止高壓擊穿通訊電路。另一方面，從電力線來的載波信號又要由P300接收，而電力線上的干擾很大也很不確定，所以需要一個帶通濾波器，通過100kHz～400kHz之間的信號，再送到P300的接收端。電路的方框圖如圖3所示。
其中左邊的3根線來自P300，TS是數字信號，控制收發轉換。實際上P300的收發類似半雙工方式，因為當它在“發送”劣態的時候，實際上并沒有輸出信號。因此，這個時候它可以處于接收狀態，如果接收到了優態，就表示發生了競爭。
3.1濾波電路
輸入濾波器電路如圖4所示。
這個濾波器有6階，對高頻干擾有很好的抑制，圖5是它的頻率響應曲線。在高頻段400kHz處衰減為3dB。高于400kHz的平均衰減為3dB，高于400kHz的平均衰減為128dB/dec，可以有效地過濾干擾信號。
P300輸出的信號包含豐富的高次諧波，為了減小對電網的干擾，先經過帶通濾波器再進行放大。濾波器也采用無源電路，原理與上面類似，這里不再多述。
3.2放大電路
P300的輸出信號經過濾波之后，其內阻很大，沒有驅動能力，而且電壓幅度不符合消費總線的要求，必須放大后才能夠驅動電力線。放大電路不僅要有強有力的輸出能力，還需有禁止輸出功能，這樣才能使P300接收其它節點發出信號。
電網的性能不確定，有時是容性負載，有時是感性負載。這樣就給末級電路采用反饋帶來很大困難。因為當負載的阻抗特性變化時，輸出的信號相位會發生變化，最終有可能是負反饋變成了正反饋，從而引起振蕩。
圖6電力載波放大電路
設計的電力載波放大電路如圖6所示，虛線的左邊的原理圖，右邊是實現電路圖。可以看出，這個電路有兩個輸入，一個輸出。輸入信號來自P300的電力載波，輸出使能控制放大器運行。圖6的左半部分，T1和T2接成互補式OTL輸出，它們的偏置電壓來自電阻R1、R2的分壓。來自P300的信號經過運放U1放大達到期望的幅度，然后通過電容耦合到T1和T2的基極。如果開關S1和S2合上，則T1和T2正常輸出電信，P300可以發送數據；如果S1和S2都斷開，那么T1和T2的基極都處于懸空狀態，輸出端也成為懸浮狀態，從而不會吸收由電力線傳來的信號，P300可以接收信號。
在圖6的右邊，開關S1和S2也被T7和T8取代,T1和T2被復合管取代，其中的電阻R11用來消除三極管漏電電流的影響。采用復合管是為提高放大倍數，這樣可以盡量減小級間耦合，即使輸出信號發生了畸變，也不會影響到前級而發生振蕩。實際證明這種做法是很可行的。其對容性負載、感性負載以及純電阻的負載都有較穩定的輸出，輸出阻抗小于2Ω。
圖7P300與電力線的耦合電路
3.3耦合電路及保護措施
圖7中J1接到電力線，R1是壓敏電阻，它可以使尖峰脈沖短路，變壓器T1實現了高壓與低壓的隔離。因為載波的頻率比較高（100kHz～400kHz），遠遠大小電網的頻率，這樣就使載波信號暢通無阻，而能夠隔斷高壓。電容C1阻斷低頻高壓，阻止變壓器飽和；電阻R2取值比較大，作用是在離線時使電容放電，防止在設備插頭的兩端出現高壓。Z1是瞬變抑制二極管（TransientVoltageSuppressor，或稱TVS），它可以有效地避免后而電路被高壓擊穿。L1、D1、D2也是為防止高壓擊穿放大電路而設計的。電力線上的設備接入或者是斷開，都有可能引起尖峰脈沖，并導致收發電路的永久損壞。所以高壓保護措施是至關重要的。
接口電路范文第4篇
VXI（VMEbus eXtention for Instrumentation）總線是一種完全開放的、適用于各儀器生產廠家成為高性能測試系統集成的首選總線。VXI總線器件主要分為：寄存器基器件、消息基器件和存儲器基器件。目前寄存器基器件在應用中所占比例最大（約70%），其實現方法在遵守VME協議的前提下，根據實際需要各有不同。VXI接口電路用于實現器件的地址尋址、總線仲裁、中斷仲裁和數據交換等。設計VXI接口首先需明確尋址空間和數據線寬度，VXI器件尋址有A16/A24、A16/A32和A16三種。A16/A24尋址支持16M字節空間，A16/A32尋址支持4G字節空間，A16尋址支持64字節地址空間，但不論哪種尋址方式，A16尋址能力是不可缺的。本文設計的VXI寄存器基接口電路是A16尋址的，支持D8和D16數據線傳輸，有較寬的使用范圍。其接口電路原理框圖如圖1所示。
1 DTB及DTB仲裁
DTB（數據傳輸總線）及DTB仲裁是VXI接口的核心，DTB主要包括：尋址總線、數據總線和控制總線。其主要任務是：①通過地址修改碼（AM）決定尋址空間和數據傳輸方式。②通過DS0*、DS1*、LWORD*、A1控制數據總線的寬度。③通過總線仲裁決定總線優先使用權。
VXI總線器件在A16（16位地址）尋址時，有64字節的地址空間，其呈部分作為器件配置寄存器地址（已具體指定），其余可用作用戶電路端口地址。每個器件的寄存器基地址由器件本身唯一的邏輯地址來確定。地址修改線在DTB周期中允許主模塊將附加的器件工作模式信息傳遞給從模塊。地址修改碼（AM）共有64種，可分為三類：已定義修改碼、保留修改碼和用戶自定義碼。在已定義的地址修改碼中又分為三種：①短地址AM碼，使用A02～A15地址線；②標準地址AM碼，使用A02～A23地址線；③擴展地址AM碼，使用A02～A31地址線。A16短地址尋址主要是用來尋址器件I/O端口，其地址修改碼為：29H、2DH。
圖2為VXI器件尋址電路圖，其中U1為可編程邏輯器件，其表達式為：VXIENA*=AS*+！IACK*A14+！A15+！AM5+AM4+！AM3+AM1+！AM0；（！IACK*表示系統無中斷請求）。尋址過程為：當VXI主模塊發出的地址修改碼對應為29或2D、總線上地址A6～A13和邏輯地址設置開關K1的設置相同并且地址允許線AS有效時，圖2中的MYVXIENA*有效（為低），表示本器件允許被VXI系統尋址。在允許本器件尋址的基礎上（即MYVXIENA*有效），再通過MYVXIENA*、A1～A5、LWORD*、DS0*、DS1*譯碼生成64字節地址，根據VME總線協議可譯出單字節地址和雙字節地址。協議協定：當單字節讀寫時，奇地址DS0*為低、DS1*為高，偶地址DS1*為低、DS0*為高，LWORD*為高；雙字節讀寫時，DS0*和DS1*為低、LWODR*為高；四字節讀寫時，DS0*、DS1*和LWORD*都為低。
DTB數據傳輸應答主要依賴DTACK*和DS0*之間的互鎖性握手關系，而與數據線上有效數據什么時候出現無關，所以單次讀寫操作的速度完全決定應答過程。為適應不同速度用戶端口讀寫數據的可靠性，本文采用由用戶端口數據準備好線（DATREADY*）去同步DTACK*答應速度的方法來保證數據傳輸的有效性。該方法的優點是電路簡單、使用方便，缺點是占用DTB時間長，影響VXI系統性能，且最長延時時間不得超過20μs。通常情況下用戶可通過數據暫存的方法實現數據可靠傳輸，并使用戶端口數據準備好線（DATREADY*）接地。由于寄存器基器件在VXI系統中只能作為從模塊使用，所以其總線請求只有該器件發生中斷請求時才由中斷管理模塊提出。
2 中斷請求及仲裁電路
VXI系統設有七級中斷，優先中斷部遲疑不決包括：①中斷請求線IRQ1*～IRQ7*；②中斷應答線IACK*；③中斷應答輸入線IACKIN*；④中斷應答輸出線IACKOUT*。從系統的角度看，在VXI系統中有一個成鏈的中斷查詢系統。當VXI系統中有中斷請求時，中怕管理器使中斷應答信號IACK*有效（置低），并送往鏈驅動器，鏈驅動器使輸出IACKOUT*有效，送至相鄰的下一個器件。如果相鄰器件沒有中斷請求，則該器件的IACKOUT*輸出仍為低，繼續向下一個相鄰器件傳送；當此器件有中斷請求時，所以其輸出IACKOUT*為高，進入中斷過程，并屏蔽后級器件的中斷應答。
圖2
為實現中斷請求和中斷仲裁，每個器件的中斷仲裁電路應完成的功能為：①產生中斷請求；②上傳狀態/識別碼；③屏蔽后級中斷應答。本文設計的中斷仲裁電路如圖3所示。其中TX1～TX3來自中斷號選擇跳線器，INNER-IRQ為器件內部用戶電路中斷請求信號，上升沿有效。中斷請求過程分如下四步：（1）在系統復位或中斷復位（來自控制寄存器）后，IRQOPEN*為“1”使比較電路輸出“1”，使中斷應答鏈暢通，且譯碼電路不工作。（2）當本器件內有中斷請求時，使IRQOPEN*為“0”，則譯碼電路根據中斷置位開關的設置輸出相應中斷請求信號IRQx *。當中斷管理器接收中斷請求信號后使IACK*有效，并送往中斷鏈驅動器使之輸出IACKOUT*有效，同時中斷管理器請求DTB總線使用權。（3）當中斷管理器獲得DTB使用權后，根據接收到的中斷請求信號，在地址允許線AS+作用下在地址線上輸出相應的A1～A3地址，使比較器輸出“0”，從而使IACKOUT*變高，屏蔽后續中斷，并清除本器件內部中斷請求。（4）中斷管理器使數據允許信號DS0*為低，讀出器件狀態/識別碼，響應中斷，同時在DS0*的上升沿清除中斷請求（使IRQOPEN*為“1”），接通中斷應答鏈，進入中斷過程。
3 可編程器件實現和調試
為了克服用中小規模集成電路實現VXI接口電路存在的體積大、可靠性差和可調試性差等不足，可采用可編程器件實現接口電路。本文采用的器件是ALTERA公司的MAX系列，采用的器件可編程軟件平臺的MAX+plusII。MAX+plus II在編程上提供了多種電路描述形式，主要有圖形描述、AHDL描述和VHDL描述等。本文采用圖形描述和AHDL描述相結合的描述方法。接口電路的主框架結構和能夠用標準元件表述的子模塊電路用圖形描述方法設計，部分功能子模塊用AHDL語言描述。這種設計方式的電路原理結構直觀、功能描述簡潔。VXI接口電路硬件描述子程序模塊由地址修改碼器件尋址、端口地址譯碼、中斷請求及控制、寄存器配置四部分組成。
在VXI器件中，寄存器配置步驟是必不可少的，VXI寄存器基器件主要配置寄存器有：識別/邏輯地址寄存器、器件類型寄存、狀態/控制寄存器。在接口電路的性質特性明確的前提下，寄存器基器件的配置是確定的，所以直接在可編程器件中實現，且更改也很方便。以下列出的是VXI寄存器基接口電路的主要邏輯表達式（用AHDL語言格式）：
VXIENA=AS#！IACK#！A14#！A15#！AM5#AM4#！AM3#AM1#！AM0；
MYVXIENA=VXIENA#（A6＄Q0）#（A7＄Q1）#(A8＄Q2)#(A9＄Q3)#(A10＄Q4)#(A11＄Q5)#(A12＄Q6)#(A13＄Q7);
ACKED=(TX1＄A1)#(TX2＄A2)#(TX3＄A3)#IACK#!SYSRST#!IRQPEND#AS#IACKIN;
DTACKNODE=!(DS0&DS1#MYVXIENA&ACKED);
DRACK=DFF(DTAKNODE,SYSCLK,VCC,VCC);
IOENA=MYVXIENA#DS0&DS0&DS1#!LWORD;
IACKOUT=AS#IACKIN#!ACK;
需要注意的是，在使用中由于部分信號線與VXI背板總線連接時需要采用集電極開路方式接入，如DTACK*、SYSFAIL*、BRx*等，所以應增加一級集電極開路門電路后再與VXI背板總線連接。
接口電路范文第5篇
關鍵詞：DP；DVI；疊加顯示
DOI：10.16640/ki.37-1222/t.2016.14.131
0 引言
2014年以來，顯示器領域發展的最大亮點：4k（分辨率3840*2160）顯示器量產化和商業化。隨著4K顯示器的普及，顯示器接口也同步發展中。DP（Display Port）視頻接口升級到1.2版本后，從數據吞吐率等方面較好地適配了4K顯示器顯示器，成為4K顯示器標配視頻接口。
4K分辨率顯示器的商業化應用，結合DP1.2視頻接口標準確定，大大地推動了醫療高清顯示、視頻會議高清顯示等高端應用。考慮到在上述顯示領域DVI接口的大量使用，因此本文提出了DP與DVI視頻接口在4K顯示器上疊加顯示的電路設計和實現，既可以充分利用已有的電子資源，同時可快速進行電子設備升級換代。
DP與DVI視頻接口疊加電路主要以STDP9320視頻處理芯片為主，通過兩片STDP9320視頻處理芯片級聯，配合視頻處理芯片內部控制程序驅動4K顯示器視頻顯示，控制輸入DVI視頻信號的疊加顯示，此疊加顯示電路采用專用4k視頻處理芯片完成視頻疊加顯示，電路功能和性能穩定可靠。在實際使用過程中，上述疊加電路用一定的實用價值和應用價值。
1 電路原理設計
本視頻電路重點在4K顯示器上完成視頻疊加顯示，因此電路核心為4K顯示器視頻顯示。通過對商業化4K顯示器驅動電路解剖和分析，確定目前市場上4K顯示器視頻驅動芯片主要采用：1，商業化專用視頻處理芯片，如ST公司、MStar公司、Realtek公司等提供成熟技術的視頻芯片；2非商業化視頻處理公司采用FPGA以及專業視頻內核，編程實現4K顯示器視頻顯示。后期經過技術研討和難度評判，結合上述兩種技術路線的功能和性能對比，本視頻電路采用ST公司新一代視頻處理芯片STDP9320完成4K顯示器視頻顯示。
STDP9320視頻處理器是ST公司新的視頻處理芯片，此芯片具有以下功能：
支持顯示最大分辨率為2560x1600/60Hz
外部支持兩路DP1.2（DisplayPort）視頻輸入
外部支持兩路DVI視頻輸入，最大視頻工作輸率165MHz
外部支持24位TTL視頻信號輸入
輸出視頻信號最多4路LVDS
目前4K顯示器分辯率一般為3840×2160，如圖1所示本項目選用的4K顯示器顯示像素排列圖。
4K顯示器分辨率一般為3840×2160像素，顯示器設計和生產廠家為了降低顯示器工作視頻時鐘、功耗，以及顯示器芯片設計難度，對4K顯示器驅動采用如圖1所示視頻4路并行驅動方式，將顯示器分為4個相同視頻區間并行顯示，每個顯示區間為960×2160像素，通過上述并行視頻處理方式，降低了4K顯示器對視頻驅動芯片的要求，符合目前視頻芯片處理和發展水平。
根據STDP視頻芯片功能和4K顯示器顯示像素排列圖，如圖2所示為DP與DVI接口在4K顯示器上疊加顯示的電路功能圖。
設計中考慮到，單片STDP9320最大驅動顯示屏分辯率為2560×1600，顯示屏的分辯率為3840×2160，因此需要兩塊視頻處理芯片STDP9320才可驅動4K顯示屏。項目設計要求輸入DVI視頻信號最小分辯率1024×768，DVI信號需在顯示屏上、下、左、右四個角部疊加顯示，結合4K顯示屏4個分區像素劃分，DVI信號單一疊加顯示區間將會跨越顯示屏的兩個區域，設計中將4K顯示器分成左右兩個相同顯示部分，每個顯示部分為1920×2160像素，每個視頻處理芯片驅動一個顯示部分（分辯率1920×2160），如圖2中所示的電路功能圖所示，輸入DVI視頻信通過DVI均衡器電路后，分別進入兩個視頻處理芯片STDP9320后疊加顯示，如此設計可支持最大1080P的DVI視頻信號疊加顯示。采用此視頻分區驅動方法，可以簡化軟件設計，同時減少對視頻芯片、高速電路設計的硬件要求。DVI均衡器電路能夠支持DVI長線傳輸，存儲器電路提供視頻芯片數據暫存，完成視頻信號處理。
2 關鍵硬件電路設計
2.1 DVI均衡器電路設計
DVI視頻信號輸入到電路中疊加顯示，如果視頻電路對輸入視頻信號的適應性不好，顯示器就會出現DVI視頻畫面不穩定、畫面有雜點和水波紋等問題，嚴重的出現畫面無顯示，影響正常使用。因此視頻電路對DVI視頻信號的適應性設計尤為重要。
就數字信號DVI來說，DVI信號最初用來在短距離上傳輸視頻和數據，其中電纜損耗的影響可以忽略。但是在工業級或特定領域應用時，很多應用要求采用更長的電纜，五米到十米甚至更長，由于顯示分辨率、刷新速率和顏色深度的持續增加，所需的數據速率也隨之增加。因此DVI長距離傳輸就會造成信號的劣化，出現衰減、抖動、偏移和串擾等信號問題，限制從源端到顯示端之間的連接距離，出現屏幕閃光、噪聲閃爍和音頻失真。
實際使用過程中，非常規DVI標準接口（如使用航插等）的長距離傳輸，會造成高分辨率（比如1600x1200）DVI信號的閃爍、噪點等故障，通過軟、硬件均衡處理可支持高分辨率DVI信號長距離傳輸。硬件上采用DVI均衡芯片DS16EV5110對DVI信號做均衡處理，軟件上配置TMDS均衡相關寄存器，編寫硬件自動均衡代碼，反復校驗與修正，可使DVI信號在輸入時能夠保持穩定且不丟失數據。圖3左圖為加均衡器之前眼圖很混亂，而圖3右圖為加均衡器之后眼圖很清晰，DVI信號得到補償和修正。
DS16EV5110在設計中作為高通濾波器電纜均衡器，可有效地重新打開差分信號的眼圖，DVI信號增益曲線與電纜的衰減曲線成反比，其它特性還包括使用SMBus接口（類似于I2C總線接口）或者3引腳外置接口（BST1/2/3）可編程八種級別的均衡增益。
信號的總體抖動（Tj）是由確定性抖動（Dj）和隨即抖動（Rj）組成，使用DS16EV5110的增益曲線來匹配電纜在工作頻率上地發送損耗地負效應，以此抵消確定性損耗（Dj），因為隨機損耗（Rj）也非常重要，在設計DS16EV5110電路時必須使其具有合適的增益、帶寬等綜合性能，一般用3ps rms來提供優化整體性能。
DS16EV5110硬件原理圖如圖4所示：
因為電纜衰減隨頻率增高而增加，應將均衡器的增益設定在可支持的最高分辨率上。表1列出了一些通用分辨率和與均衡增益相關的頻率，該頻率為數據速率的一半，由最差模式下1010數據模式產生。
使用SMBus接口或使用提供的三種外置引腳來配置增益設定，EQ增益控制表如表2所示：
表1為對應三種關鍵分辨率的均衡器增益，可以看出DS16EV5110的增益曲線斜率根據分辨率而變化，來自動提供較低的增益。在DVI視頻通路上加上DS16EV5110可以均衡確定性抖動和衰減，并不會對來自噪聲輸入的擾動和隨機尖峰作補償。
2.2 STDP9320視頻處理器電路設計
如上文所述，驅動4K分辯率顯示器需要兩塊STDP9320視頻處理器并聯配合，無論輸入的DVI視頻信號，還是DP視頻信號經過前級處理后，分別接入到兩塊STDP9320視頻處理器中，通過STDP9320視頻處理內部驅動程序，完成DVI和DP視頻信號疊加顯示。
STDP9320視頻處理器對外輸出視頻LVDS接口共有4路，為簡化設計難度，減少后續視頻處理器驅動軟件編寫難度，一塊STDP9320視頻處理器輸出LVDS端1/2驅動4K顯示屏左半部分，另一塊STDP9320視頻處理器輸出LVDS端口3/4驅動4K顯示屏右半部分，如圖5所示視頻處理器輸出LVDS端口驅動4K顯示屏示意圖。
通過圖5所示，視頻處理器輸出LVDS端口驅動4K顯示屏示意圖，DVI在左半和右半部分顯示分別由一塊視頻處理器STDP9320完成，DVI輸入視頻分辨率能夠到達1080P，避免了DVI視頻信號跨區間顯示難度。
兩塊STDP9320視頻處理器在電路中，分成主從配置結構，采用I2C總線交換數據完成主從設備通訊，協調DVI視頻信號疊加顯示位置、視頻處理器輸出LVDS端口開關設置等。
視頻處理器具有較高頻數字電路，因此設計中需要注意PCB板的高頻設計，恰當的布局布線和安裝來實現PCB的高頻阻抗匹配設計。采用緊密交織的電源和地柵格；電源線緊靠地線，在垂直和水平線和填充區之間，盡可能多地連接；I/O電路盡可能靠近對應的連接器；對易受ESD影響的電路，放在靠近電路中心的區域，這樣高頻電路可以提供一定的高頻阻抗匹配。PCB設計中需保證信號線盡可能短。信號線的長度過長（比如大于300mm）時，平行布一條地線；確保信號線和相應回路之間的環路面積盡可能小。對于長信號線每隔幾厘米調換信號線和地線的位置來減小環路面積。確保電源和地之間的環路面積盡可能小，提高高頻電路阻抗匹配。
3 處理器驅動軟件設計
在視頻處理器軟件設計中，主要需要完成4K顯示屏輸出LVDS驅動、輸入視頻信號選擇、多路視頻信號疊加顯示等功能，相應的軟件需按照STDP9320內部寄存器設置流程和數據項進行編程驅動即可。
主視頻處理器STDP9320還根據使用環境配置DVI均衡器電路，配置核心代碼和函數構架如下：
void CLoadEdid （ void ）
{
WORD I；
BYTE xdata *p；
BYTE code *pEdid；
#if（_DVI_EDID == _ON）
p = MCU_DDCRAM_DVI；
if（ucPanelSelect == 0）
pEdid = &tDVI_EDID_DATA_640x480[0]；
else if（ucPanelSelect == 1）
pEdid = &tDVI_EDID_DATA_800x600[0]；
else if（ucPanelSelect == 2）
pEdid = &tDVI_EDID_DATA_1024x768[0]；
else if（ucPanelSelect == 3）
pEdid = &tDVI_EDID_DATA_1280x1024[0]；
else if（ucPanelSelect == 4）
pEdid = &tDVI_EDID_DATA_1366x768[0]；
else if（ucPanelSelect == 5）
pEdid = &tDVI_EDID_DATA_1440x900[0]；
else if（ucPanelSelect == 6）
pEdid = &tDVI_EDID_DATA_1680x1050[0]；
else if（ucPanelSelect == 7）
pEdid = &tDVI_EDID_DATA_1600x1200[0]；
else if（ucPanelSelect == 8）
pEdid = &tDVI_EDID_DATA_1920x1080[0]；
else
pEdid = &tDVI_EDID_DATA_800x600[0]；
for（ i = 0 ； i < 128 ； i ++ ）
{
*p++ = *pEdid++；
}
#endif
}
變量ucPanelSelect讀取分辨率，然后加載tDVI_EDID_DATA_1280x1024[ ]數組里128個字節EDID數據，通過DDC通道將其傳輸到視頻處理器芯片RAM里，完成外部輸入DVI視頻信號讀取和DDC數據獲取工作。
4 結論
上述DP與DVI接口在4K顯示器上疊加顯示電路以STDP9320為主，通過兩塊STDP9320電路芯片主從配合和合理分配輸出LVDS端口實現疊加顯示，電路設計和架構較簡潔。圖6左半部分為本單位設計和實現的DP與DVI接口疊加顯示電路板，圖6右半部分為電路測試效果圖，從電路系統測試效果圖看，本電路在視頻疊加顯示、高清顯示等方面具有一定的使用價值。
參考文獻：
[1]ST半導體有限公司.STDP9320 3D功能高清多媒體監視器視頻控制器數據手冊[Z].ST半導體有限公司，2012.
